Cerca per DATA evento

STM presenta un workshop con l'UniVr sul Model Design e la Verifica Automatica

STM e il dip.to di informatica dell'UniVr invitano tutte le aziende di progettazione elettronica a partecipare ad un workshop gratuito che si terrà GIOVEDI' 27 OTTOBRE presso Dipartimento di Informatica dell'Università di Verona (Strada le Grazie 15, Aula L).

Agenda del corso:

9:45 - REGISTRAZIONE

10:00 - INTRODUZIONE AL CORSO

10:30 - MODEL-BASED DESIGN: CONCETTI BASE

11:30 - MODEL-BASED DESIGN CON RADCASE: OO, UML, MODULARITÀ

11:45 - COFFEE

12:00 - DEMO SU FASE DI MODELLAZIONE, DAI REQUISITI AL MODELLO RADCASE

13:00 - LUNCH

14:00 - DEMO SU FASE DI INTEGRAZIONE, DALL'APPLICATIVO AL TARGET

15:45 - COFFEE

16:00 - ESERCITAZIONI SU POSTAZIONI PREALLESTITE

17:00 - CHIUSURA DEI LAVORI

Per Info e Contatti:

Cristina Marconcini

STM Products S.r.l.

045 585700

cristina.marconcini@stm-products.com